基于OrCAD/PSpice9的電路優(yōu)化設計

摘要：介紹了orcad/pspice9的特點，通過實例說明了基于orcad/pspice9環(huán)境下的電路優(yōu)化設計過程。

1． 引言

電子設計自動化（eda）是以電子系統(tǒng)設計軟件為工具，借助于計算機來完成數(shù)據(jù)處理、模擬評價、設計驗證等工序，以實現(xiàn)電子系統(tǒng)或電子產(chǎn)品的整個或大部分設計過程的技術。它具有設計周期短、設計費用低、設計質量高、數(shù)據(jù)處理能力強，設計資源可以共享等特點。電路通用分析軟件orcad/pspice9以其良好的人機交互性能，完善的電路模擬、仿真、設計等功能，已成為微機級eda的標準系列軟件之一。本文基于orcad/pspice9的電路優(yōu)化設計方法，通過實例分析了有源濾波器的優(yōu)化設計過程。

2． orcad/pspice9軟件的特點

orcad/pspice9是美國orcad inc.公司研制的一種電路模擬及仿真的自動化設計軟件，它不僅可以對模擬電路、數(shù)字電路、數(shù)/�；旌想娐返冗M行直流、交流、瞬態(tài)等基本電路特性的分析，而且可以進行蒙托卡諾（monte carlo）統(tǒng)計分析，最壞情況（worst case）分析、優(yōu)化設計等復雜的電路特性分析。相比pspice8.0及以前版本，具有如下新的特點：

· 改變了批處理運行模式�？梢栽趙indows環(huán)境下，以人機交互方式運行。繪制好電路圖，即可直接進行電路模擬，無需用戶編制繁雜的輸入文件。在模擬過程中，可以隨時分析模擬結果，從電路圖上修改設計。

· 以orcad/capture作為前端模塊。除可以利用capture的電路圖輸入這一基本功能外，還可實現(xiàn)orcad中設計項目統(tǒng)一管理，具有新的元器件屬性編輯工具和其他多種高效省時的功能。

· 將電路模擬結果和波形顯示分析兩大模塊集成在一起。probe只是作為其中的一個窗口，這樣可以啟動多個電路模擬過程，隨時修改電路特性分析的參數(shù)設置，并可在重新進行模擬后繼續(xù)顯示、分析新的模擬結果。

· 引入了模擬類型分組的概念。每個模擬類型分組均有各自的名稱，分析結果數(shù)據(jù)單獨存放在一個文件中，同一個電路可建立多個模擬類型分組，不同分組也可以針對同一種特性分析類型，只是分析參數(shù)不同。

· 擴展了模型參數(shù)生成軟件的功能。模型參數(shù)生成軟件modeled可以統(tǒng)一處理以文本和修改規(guī)范兩種形式提取模型參數(shù)；新增了達林頓器件的模型參數(shù)提��；完成模型參數(shù)提取后，自動在圖形符號庫中增添該器件符號。

· 增加了亞微米mos器件模型ekv2-6。ekv2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術的低壓、小電流模擬電路和數(shù)/�；旌想娐返哪�擬分析。

3． 電路優(yōu)化設計

所謂電路優(yōu)化設計，是指在電路的性能已經(jīng)基本滿足設計功能和指標的基礎上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數(shù)進行調整，直到電路的性能達到要求為止。orcad/pspice9軟件中采用pspice optimizer模塊對電路進行優(yōu)化設計，可以同時調整電路中8個元器件的參數(shù)，以滿足最多8個目標參數(shù)和約束條件的要求�？梢愿鶕�(jù)給定的模型和一組晶體管特性數(shù)據(jù)，優(yōu)化提取晶體管模型參數(shù)。

3.1電路優(yōu)化基本條件

調用pspice optimizer模塊對電路進行優(yōu)化設計的基本條件如下：

· 電路已經(jīng)通過了pspice的模擬，相當于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒有其他大的問題。

· 電路中至少有一個元器件為可變的值，并且其值的變化與優(yōu)化設計的目標性能有關。在優(yōu)化時，一定要將約束條件（如功耗）和目標參數(shù)（如延遲時間）用節(jié)點電壓和支路電流信號表示。

· 存在一定的算法，使得優(yōu)化設計的性能能夠成為以電路中的某些參數(shù)為變量的函數(shù)，這樣pspice才能夠通過對參數(shù)變化進行分析來達到衡量性能好壞的目的。

3.2 電路優(yōu)化設計步驟

調用pspice optimizer進行電路優(yōu)化設計，一般按以下4個步驟：

(1) 新建設計項目，完成電路原理圖設計。這一歩的關鍵是在電路中放置optparam符號，用于設置電路優(yōu)化設計過程中需要調整的元器件名稱及有關參數(shù)值；

(2) 根據(jù)待優(yōu)化的特性參數(shù)類別調用pspice a/d進行電路模擬檢驗，確保電路設計能正常工作，基本滿足功能和特性要求；

(3) 調用pspice optimizer模塊，設置可調整的電路元器件參數(shù)、待優(yōu)化的目標參數(shù)和約束條件等與優(yōu)化有關的參數(shù)。這一歩是優(yōu)化設計的關鍵。優(yōu)化參數(shù)設置是否合適將決定能否取得滿意的優(yōu)化結果；

(4) 啟動優(yōu)化迭代過程，輸出優(yōu)化結果。


電路優(yōu)化設計的過程框圖如圖1所示。

3.3 電路優(yōu)化設計實例
濾波器電路如圖2所示。優(yōu)化目標要求中心頻率（fc）為10hz；3db帶寬(bw)為1hz，容差為10%；增益（g）為10，容差為10%。

在圖2中，濾波器電路共有三個可調電位器r gain、rfc和rbw，用來調整中心頻率、帶寬以及增益，且這種調整是相互影響的。三個可變電阻的阻值是由滑動觸點的位置set確定的，顯然set值的范圍為0～1，所以將三個電位器的位置參數(shù)分別設置為ag、abw和afc。

由于對濾波器的優(yōu)化設計是交流小信號分析，因此應將分析類型“analysis type”設置為“ac sweep/noise”；掃描類型“ac sweep type”設置為“l(fā)ogarithmic”;“points/decade”設置為100；起始頻率“start”和終止頻率“end”分別設置為1hz和100hz。

為了進行優(yōu)化設計，在電路圖繪制好后，應放置optparam符號并設置待優(yōu)化的元器件參數(shù)。本例中參數(shù)屬性設置值如表1所示。

設置好待調整的元器件參數(shù)以后，調用pspice optimizer模塊并在優(yōu)化窗口中設置增益（g）、中心頻率（fc）和帶寬(bw)三個優(yōu)化指標。并利用pspice中提供的特征值函數(shù)定義這三個優(yōu)化指標，具體設置見表2。


調用pspice a/d進行模擬計算，在相應窗口中顯示中心頻率的值為8.3222，帶寬為0.712187，增益為14.8106。顯然這與要求的設計指標有差距，需要通過優(yōu)化設計達到目標。

在優(yōu)化窗口中選擇執(zhí)行tune/auto/start子命令，即可開始優(yōu)化過程。優(yōu)化結束后，優(yōu)化窗口中給出最終優(yōu)化結果，如圖3所示。

由圖3可見，系統(tǒng)共進行了三次迭代，自動調用了9次電路模擬程序。當3個待調整的元器件參數(shù)分別取ag=0.476062；afc=0.457928；abw=0.702911時，可以使3個設計指標達到g=10.3499，fc=9.98953，bw=1.00777。

可見，對電路進行優(yōu)化設計后，電路指標均能滿足設計要求。另外，完成優(yōu)化設計后，還可以從不同角度顯示和分析優(yōu)化結果。

4. 結束語

從上面的例子可以看出，當電路的功能已經(jīng)大致完成，但仍需要對一些指標進行優(yōu)化，這時調用pspice optimizer來完成這一優(yōu)化過程是相當方便的。如果用戶能夠觀察出具體是什么因素影響了電路的某項性能，從而知道調節(jié)哪些參數(shù)可使該性能更加理想；那么，應用pspice optimizer對該電路進行調整也是完全合適的。

需要強調的是，pspice optimizer的自動化設計程度也是相對的，如果所設計的電路距離它的基本功能還相差甚遠的話，用pspice optimizer來進行優(yōu)化設計是很難達到理想效果的。同時它不能創(chuàng)建電路，不能對電路中的敏感元素進行優(yōu)化設計。

論文出處(作者):
智能傳感器與現(xiàn)代汽車電子
多核嵌入式處理技術推動汽車技術發(fā)展

【基于OrCAD/PSpice9的電路優(yōu)化設計】相關文章：

基于51單片機復位電路設計03-07

基于生物學的電子電路設計03-18

基于FKS111的瓦斯涌出預警電路設計03-07

基于TRF4900的無線發(fā)射電路設計與應用03-18

一種基于CPLD的PWM控制電路設計03-19

基于DSP的信道譯碼算法優(yōu)化03-19

基于ANSYS空間網(wǎng)架有限元分析及優(yōu)化設計03-03

基于粒子群算法的鏡像閾值層疊濾波器的優(yōu)化設計03-07

AGC電路的設計03-07